La inherente "no prueba y error" de las placas de alta frecuencia ha convertido la simulación de opcional a necesaria
La lógica de las placas de baja frecuencia (desde unos pocos MHz hasta varias decenas de MHz, FR-4 normal) es "conectado está calificado". El cableado se acerca al cable ideal y la reflexión y la diafonía aún no han tenido tiempo de destruir la señal. Calculando el ancho de la línea según la experiencia y ajustando el tablero, se puede lograr la convergencia.
La placa de alta frecuencia está completamente invertida y el cableado en sí es un circuito de microondas:
El cableado se convierte en una línea de transmisión: cuando la longitud del cableado excede 1/10 de la longitud de onda de la señal, o la velocidad de la señal alcanza 1 Gbps o más, y el flanco ascendente ingresa al nivel de cien picosegundos, aparecerán efectos como reflexión, timbre, sobreimpulso, diafonía, desviación de tiempo y rebote del suelo, que no pueden juzgarse mediante el encendido/apagado del multímetro ni la experiencia del ingeniero.
Los parámetros del material se han convertido en la mayor fuente de incertidumbre: la constante dieléctrica (Dk) del FR-4 ordinario fluctúa entre 4,2 y 4,6, y la impedancia varía a altas frecuencias; En el rango de alta frecuencia se deben utilizar placas de baja pérdida y se debe especificar la frecuencia de prueba (como "Dk 3.5 @ 10GHz"). La tangente de pérdida (Df), la rugosidad de la lámina de cobre (efecto piel) y el vía stub cambiarán significativamente el rendimiento del canal.
La "diferencia" entre diseño y fabricación consumirá todo el margen: el ancho de línea calculado por defecto Er=4.5 al final del diseño, pero el material real utilizado por la fábrica de placas es Er=4.2, lo que resulta en una diferencia de 5 Ω en el cálculo de la impedancia; Una vía puede generar una capacitancia parásita de 0,5 a 1 pF, y el flanco ascendente de las señales de nivel DDR3 se puede ralentizar en aproximadamente un 10%. Estas desviaciones no se pueden ver en los dibujos, sólo la simulación puede exponerlas de antemano.
El resultado es que si un proyecto de alta frecuencia se prueba primero y se descubre que es incorrecto antes de modificarlo, requerirá materiales varias veces más caros que el FR-4 ordinario, un ciclo de muestreo largo y un tiempo completo de depuración de la máquina. El coste puede consumir directamente el beneficio total del pedido. Por lo tanto, existe un consenso en la industria de que si la velocidad de la señal excede 1 Gbps o el flanco ascendente es inferior a 1 ns, se debe realizar una ronda de simulación de integridad de la señal antes de implementar la placa. Esto determina que las fábricas sin capacidades de simulación no puedan ni siquiera dar el primer paso para "hacerlo bien".